# 特許協力条約

#### 発信人 日本国特許庁 (国際調査機関)

代理人

新居 広守

珱

受恒 705. 4.27 RECEIPT

PCT 国際調査機関の見解書 (法施行規則第 40 条の 2) [PCT規則 43 の 2.1]

あて名

〒532-0011

日本国大阪府大阪市淀川区西中島3丁目11番26 号 新大阪末広センタービル3F 新居国際特許事 務所内

(日.月

発送日 (日,月,年) 26.04.2005

出願人又は代理人

の**書類記号** P35352-P0

今後の手続きについては、下記2を参照すること。

国際出願番号

国際出願日

PCT/JP2004/019102 (日.月.年) 21.12.2004

優先日

(日.月.年) 22.12.2003

国際特許分類 (IPC) Int.Cl. G06F12/08 G06F12/12

出願人 (氏名又は名称)

松下電器産業株式会社

1. この見解書は次の内容を含む。

第1欄 見解の基礎

第Ⅱ欄 優先権

第Ⅲ欄 新規性、進歩性又は産業上の利用可能性についての見解の不作成

第Ⅳ欄 発明の単一性の欠如

▼ 第V欄 PCT規則 43 の 2.1(a)(i)に規定する新規性、進歩性又は産業上の利用可能性についての見解、

それを裏付けるための文献及び説明

「第VI欄 国際出願の不備

「 第VII欄 国際出願に対する意見

第VI欄 ある種の引用文献

2. 今後の手続き

国際予備審査の請求がされた場合は、出願人がこの国際調査機関とは異なる国際予備審査機関を選択し、かつ、その国際予備審査機関がPCT規 66.1 の 2(b)の規定に基づいて国際調査機関の見解書を国際予備審査機関の見解書とみなさない旨を国際事務局に通知していた場合を除いて、この見解書は国際予備審査機関の最初の見解書とみなされる。

この見解書が上記のように国際予備審査機関の見解書とみなされる場合、様式PCT/ISA/220を送付した日から3月又は優先日から22月のうちいずれか遅く満了する期限が経過するまでに、出願人は国際予備審査機関に、適当な場合は補正書とともに、答弁書を提出することができる。

さらなる選択肢は、様式PCT/ISA/220を参照すること。

3. さらなる詳細は、様式PCT/ISA/220の備考を参照すること。

見解書を作成した日

04.04.2005

名称及びあて先

日本国特許庁 (ISA/JP) 郵便番号100-8915 東京都千代田区霞が関三丁目4番3号 特許庁審査官(権限のある職員)

9643

5 N

清木 泰

電話番号 03-3581-1101 内線 3586

# 

- 3. ごさらに、配列表又は配列表に関連するテーブルを提出した場合に、出願後に提出した配列若しくは追加して提出した配列が出願時に提出した配列と同一である旨、又は、出願時の開示を超える事項を含まない旨の陳述書の提出があった。
- 4. 補足意見:

第V欄 新規性、進歩性又は産業上の利用可能性についてのPCT規則43の2.1(a)(i)に定める見解、 それを裏付る文献及び説明

1. 見解

新規性(N)

請求の範囲 4,5,7

請求の範囲 1, 2, 3, 6, 8

進歩性(IS)

請求の範囲

請求の範囲 1-8

産業上の利用可能性 (IA)

請求の範囲 1-8 有 請求の範囲

### 文献及び説明

文献1: JP 2003-223360 A (株式会社日立製作所) 2003.08.08,

【請求項1】一【請求項1】一【請求項7】,【0001】一【0023】,

[0067] - [0098], [図6] - [図12]

文献2: JP 2000-29788 A (日本電気株式会社)

2000.01.28,

【0060】-【0084】,【図1】,【図2】,【図3】,【図6】,【図7】

文献3: JP 2001-222467 A (松下電器産業株式会社)

2001.08.17

文献4: JP 3-54649 A (沖電気株式会社) 1991.03.08,

第5頁右上欄第4行-右下欄第5行, 第4図(a)

文献5: JP 7-84879 A (株式会社東芝) 1995.03.31

## ・請求の範囲1について

請求の範囲1は文献1乃至4により新規性及び進歩性を有しない。文献1、文献3 及び文献4のいずれにも、プロセッサからの指示により、ダーティビットを強制的に リセットする技術が教示されている。また、文献1には、プロセッサからの指示によ り、バリッドフラグを強制的にリセットする技術が教示されている。さらに、文献2 及び文献3のいずれにも、プロセッサからの指示により、バリッドフラグを強制的に セットするかキャッシュエントリを有効化する技術が教示されている。

## ・請求の範囲2について

請求の範囲2は文献2及び文献3により新規性及び進歩性を有しない。文献2に は、プロセッサから通常のライト命令とは異なるキャッシュ・ミス用ライト命令をキ ヤッシュメモリが受ける際に、キャッシュミスヒットが発生したら、メインメモリか らキャッシュメモリにデータをロードすることなくVビットを1にする技術が教示 されている。また、文献3には、プロセッサコアからキャッシュ回路にアクセスする 際にNORFL信号を通知し、このNORFL信号を受けたキャッシュ回路は、キャ ッシュミスヒットが発生したら、主メモリからキャッシュ回路にデータをロードする、 ことなくキャッシュエントリを有効化する技術が教示されている。

#### 補充欄

いずれかの欄の大きさが足りない場合

#### 第 V.2 欄の続き

# ・請求の範囲3,8について

請求の範囲3,8は文献3により新規性及び進歩性を有しない。文献3には、プロセッサコアからキャッシュ回路にアクセスする際にCLRDT信号を通知し、このCLRDT信号を受けたキャッシュ回路は、キャッシュエントリのダーティフラグを強制的にリセットする技術が教示されている。

請求の範囲3,8は文献1乃至4により進歩性を有しない。文献1には、メモリ解放命令MRELやダーティビットクリア命令DCBDCにより、キャッシュエントリのダーティフラグを強制的にリセットする技術が教示されている。また、文献4には、読み出し後にキャッシュエントリの破棄ビットを1にする(ダーティビットをリセットすることと等価である。)技術が教示されている。文献1や文献4に教示された技術を文献2や文献3に教示された技術と組み合わせることは、当業者にとって容易である。

# ・請求の範囲4,5について

請求の範囲4,5は文献1乃至4により進歩性を有しない。文献1には、キャッシュエントリのダーティフラグを強制的にリセットするに際し、プロセッサがその対象となるアドレス範囲を指定し、指定されたアドレス範囲の先頭アドレスと終了アドレスをキャッシュライン境界になるように補正する技術が教示されている。この文献1に教示された技術を文献2乃至4に教示された技術と組み合わせることは、当業者にとって容易である。

## ・請求の範囲6について

請求の範囲6は文献4により新規性及び進歩性を有しない。文献4には、命令セットのなかに、読み出し後にキャッシュエントリの破棄ビットを1にする(ダーティビットをリセットすることと等価である。)命令を備える技術が教示されている。

## ・請求の範囲7について

請求の範囲7は文献1及び文献4により進歩性を有しない。文献1には、キャッシュエントリのバリッドフラグを強制的にリセットする技術が教示されている。文献4には、命令セットのなかに、メモリアクセスをしつつキャッシュエントリのフラグを操作する命令を備える技術が教示されている。文献1に教示されたバリッドフラグの強制リセットについても文献4に教示されたメモリアクセスをしつつキャッシュエントリのフラグを操作する命令を設ける手法を適用することは、当業者にとって容易である。